Verilog HDL

Verilog代码实现与头部相关的传递函数

使用Verilog和FPGA（Altera DE2-70），实现了与头部相关的传递函数的功能，参考了MIT MediaLab的脉冲响应和Matthew Stapleton提供的Matlab代码。技术应用方面，这一实现探索HRTF在音频处理中的潜力。

Matlab 0 2024-08-15

HDL Coder用户指南 R2014

HDL Coder用户指南 R2014详细介绍了如何使用MATLAB和Simulink进行硬件描述语言（HDL）代码生成。本指南包含了从建模到验证和实现的全面流程，适用于电子系统设计工程师和软件开发人员。

Matlab 0 2024-08-05

Matlab HDL生成示例基础教程

Matlab开发 - Matlab HDL 生成示例，演示如何从 Matlab 代码生成 HDL 的几个基本教程。

Matlab 0 2024-11-04

Matlab代码verilog历史项目大学期间的创新实践

在大学期间，我参与了几个项目，虽然代码已丢失，但我保留了项目成果的视频链接。其中，我们与大学合作完成了一款自动创建未知空间2D地图并检测PM2.5数据的自行驾驶汽车。另外，我们使用SLAM技术的Rplidar在未知空间中创建了2D地图。此外，还报告了一个使用verilog的项目。我们还完成了一个检测铜板偏移角度的项目，并与Symtek自动化亚洲公司合作使用PLC控制传感器。与台湾I-Link社区服务协会的合作使我们找到了减少办公楼电费的方法。

Matlab 0 2024-08-09

基于FPGA的形态梯度运算HDL实现

利用HDL编码器在FPGA平台上实现了形态梯度运算，用于灰度图像的边缘检测。该设计通过ModelSim和Xilinx ISE进行了仿真与综合验证。算法核心是从膨胀图像中减去腐蚀图像，提取出图像边缘信息，可应用于后续图像处理任务。

Matlab 3 2024-05-16

Matlab代码Verilog AWGN 德州LDPC中的噪声添加练习

Matlab代码“awgn.m”用于在整个过程中添加AWGN。通过“readsample.m”从Verilog仿真中读取1000万个样本，并与正态分布进行比较。通过“rom_gen.m”从浮点到硬件生成二进制系数。测试平台“awgntb.v”生成一千万个噪声样本，并将所有样本输出到“samples.txt”以供分析。另一个测试平台“awgntb_err.v”生成100000个样本，并将位错误与Matlab样本进行比较。

Matlab 0 2024-08-17

HDL Verifier支持包FPGA-in-the-loop调试与测试

Microsemi FPGA板的HDL Verifier支持包包含用于在受支持的Microsemi FPGA和SoC FPGA板上使用HDL Verifier进行FPGA-in-the-loop仿真的板定义文件。通过FIL仿真，使用MATLAB或Simulink在真实硬件中测试任何现有HDL代码的设计。HDL代码可以手动编写，也可以使用HDL Coder从模型子系统生成。支持的板包括Microsemi PolarFire评估套件和Microsemi SmartFusion2高级开发套件。此支持包适用于R2018a或更高版本。

Matlab 0 2024-11-04

DALSA Spyder 3Camera Link解码器（用于HDL Coder）-解码1k像素Camera Link像素流并生成HDL代码

该模块为具有1k像素和2抽头的DALSA Spyder 3相机（型号S3-20-01k40）提供Camera Link像素流解码。它使用HDL Coder生成代码，并在Artix 7 FPGA上使用Xilinx Vivado进行了测试。该块以一个行周期的延迟输出相机行。这是因为像素没有按顺序到达并且必须被缓冲。line_valid输出上的高电平表示有效行数据。

Matlab 0 2024-11-06

matlab开发支持HDL的14位负偏差检测器

matlab开发了一款支持HDL的14位负偏差检测器。由于默认的1d Simulink边缘检测器与HDL编码器不兼容，因此提供了这个替代方案。

Matlab 0 2024-09-30

使用HDL Coder实现基于FPGA的Sobel颜色边缘检测器

我利用HDL编码器成功实现了基于FPGA的Sobel颜色边缘检测器。此设计已在配备VGA接口的Spartan3E板上进行了有效测试。我的动机是为了克服灰度图像Sobel边缘检测的限制。

Matlab 0 2024-08-11