该模块为具有1k像素和2抽头的DALSA Spyder 3相机(型号S3-20-01k40)提供Camera Link像素流解码。它使用HDL Coder生成代码,并在Artix 7 FPGA上使用Xilinx Vivado进行了测试。该块以一个行周期的延迟输出相机行。这是因为像素没有按顺序到达并且必须被缓冲。line_valid输出上的高电平表示有效行数据。