利用MATLAB和VHDL联合设计,提出了一种基于电路分割技术的通信系统发送端根升余弦波形成型滤波器的FPGA结构,采用查表法节省ROM单元,讨论了波形数据的ROM初始化方法,完成了VHDL实现。介绍了在FPGA上实现基带脉冲成型滤波器的设计方法和ModelSim环境下的仿真结果。方案1为卷积法,方案2为查表法,详细比较了两种方案的优缺点和适用场景。