5.1 在设计中应避免悬空的未使用引脚。可以将未使用的引脚接地或连接到PCB以供电，或使用PU/PD电阻。当输入缓冲器的状态随机切换时，未连接的引脚可能会引入噪声并消耗额外功耗。对于对ESD（静电放电）敏感的应用，建议将这些引脚接地或定义为PP输出并驱动为低电平。 5.2 在不同电压（如3.3V和1.8V，或5V和3.3V）共存的系统中，务必检查所有带有PU电阻的GPIO引脚，确保其不会暴露于超过其VDD的输入电压。特别是在连接可选的外部电路（如调试器探针和其他系统）时，这一点尤为重要。 图15展示了多电压泄漏的示例，显示了在STM32和驱动缓冲器供电电压不同的情况下可能引起的内部上拉电阻漏电流路径。粉红色箭头标注了漏电流的路径。